PAT-NO:

JP358060559A

DOCUMENT-IDENTIFIER:

JP 58060559 A

TITLE:

MULTICHIP PACKAGE

PUBN-DATE:

April 11, 1983

INVENTOR-INFORMATION:

NAME

YOSHIHARA, KUNIO

ASSIGNEE-INFORMATION:

NAME

TOSHIBA CORP

COUNTRY

APPL-NO:

JP56158226

APPL-DATE:

October 6, 1981

INT-CL (IPC): H01L021/82, H01L027/04

US-CL-CURRENT: 257/E21.602, 361/683

ABSTRACT:

PURPOSE: To obtain a multichip package whose internal connections are switchable electrically, while unnecessitating the replacement thereof, by a method wherein input-output signal lines selecting a plurality of electronic function elements of the same kind are switched to each other or to a specified element.

CONSTITUTION: Address data lines which are common input-output lines for signal lines other than a chip enable CE being a signal line for selection of

memory cells M<SB>1</SB>∼ M<SB>n</SB>, are connected commonly, while CE alone is decoded for selecting each memory cell. M<SB>0</SB> is an extra redundant memory cell for constituting this memory module, and address lines A<SB>o</SB>∼A<SB>i</SB>, data lines D<SB>1</SB>∼ D<SB>j</SB>, a write enable WE, and an output enable OE are connected commonly with remaining memory cells M<SB>1</SB>∼M<SB>n</SB>, while only the chip enable CE, which is a redundant memory cell, is made switchable to any one of CEs M<SB>1</SB>∼M<SB>n</SB>. Thereby any faulty chip can be switched electrically with ease. A pad SW for switching is usually connected to C<SB>0</SB> and led outside as CE<SB>0</SB>, whereby the operation of the redundant memory M<SB>0</SB> can be checked.

COPYRIGHT: (C) 1983, JPO&Japio

06/10/2003, EAST Version: 1.03.0002

機械的衝撃などによって正常な心分を不良にして しまり確率も高い。また、A/D 又は D/A コンパータなどのアナログ来子では、一般に、アナログ来子では、一般に、アナログ来子を複改個実施した配種をが大きく、アナログ来子を複改個実施した配種をが大きく、アナログ来子がが作可能である。 もかかわらず、直線性できるなりに、不良素子によっては、非常に大きなものなる。 なる、実施後の性能と無格は、実施的のま子の性能分布によって要として、

本発明の目的は、上記の技術の欠点を除去し、 電子的機能素子の交換を不要にする。電気的に内 部接続切着え可能なマルチ・テップ・パッケージ を提供することにある。

本発明は、配種基板上に実装されている同一種類で複数の電子的機能電子を選択する入出力信号種を相互に、若しくは特定の電子的機能電子と切替えることを特徴としたマルテ・チップ・パッケージである。

るのみならず、配線等板上のすべてのメモリ素子の電子的機能をテストした後、そのテストデータにもとづきパッケージ全体の価値が最も高くなるようメモリ素子の切替えができる。尚第1回にかいて、Dはアドレスデコーダ、DI/Oはデコーダ入出力線である。

本発明の他の一具体例として項2図に示すをです。ディジタル入力ラッチ型 D / Aコンパータま子をでする D / Aコンパータま子をでする。かのかのの D / Aコンパータま子を選択する。かのかのの D / Aコンパータま子を選択するチップ・セレクト CS は相互には切りません。かのかのの D / Aコンパータま子のでは、かのかのの D / Aコンパータま子のにより、配根基板の仕倉の出力の方法により、配根を仮上のすべての D / Aコンパータま子は、けるとができる。

4. 図面の簡単な説明

一つの具体例において、本発明は第1図に示す ように同一に接続されるべきアドレス糖 Ao~Ai. データ根をもつ n 間の電子的機能素子であるとと ろのメモリー電子 Mi~Ma で構成されたメモリモジ ュールに用いられる。とのメモリモジュールでは、 メモリオ子Mi~Mnの選択用信号線であるチップィ キーブル CE 以外の共通の入出力線であるアドレ ス・データ各様は共通に結構し、 CB のみをデコ ドして各メモリー来子を選択している。 Moはとの メモリモジュールを構成するには余分の冗長メモ リネ子であり、アドレス線 Ao~Ai。データ線 Di~ Di. ライトネーブルWB. アウトブットネーブル OBを残りのメモリボ子 Mi~Mn と共通に接続し、 冗長メモリ君子のチップイネーブル CB のみを。 Mi~MnのCEの任意の一つと切替えられるように することにより、容易に不良チップの電気的切響 えが可能となる。通常は切響之用パッド SWをCo に接続し、 CEo として外部へ取出してかくととに より、冗長メモリ業子 Mo の動作確認を行なりこと ができる。つまり、単に不良メモリポ子を除去す

第1 図は本発明の一実施例を説明するためのマルチ・チップ・パッケージの平面図、第2 図は本 発明の他の実施例を説明するためのマルチ・チップ・パッケージの平面図である。

D:アドレスデコーダ、Ao〜Ai:アドレス種、Di〜Dj:データ頃、WE:ライトネーブル、Mi〜Mn:メモリネ子、Mo:冗長メモリネ子、OE:アウトプットイネーブル。

代理人 弁理士 期 近 憲 佑 (ほか1名)